

明 細 書

セキュア・プロセッサ

技術分野

- [0001] 本発明は、汎用マイクロプロセッサのアーキテクチャ(論理構成)に関し、特に、デジタル署名等のセキュリティ技術にも用いられるマイクロプロセッサのアーキテクチャに関する。

背景技術

- [0002] コンピュータ誕生以来約60年の間、プロセッサの機能・性能の向上は100万倍のオーダーにも達する。改善の主たる担い手は素子・回路の機能・性能の改善による。その次の副たる担い手は、アーキテクチャの改善である。そのアーキテクチャ面での改善も殆どが性能向上に向けられてきた。最近20年間程度ではごく一部で、信頼性向上や電力低減のためのアーキテクチャ改善もあった。しかしながら、セキュリティ改善のために行われたアーキテクチャ改善の例は、ようやく出つつある(例えば、Palladium計画、LaGrande計画、Enhanced Virus Protection機能)。

ただし、セキュリティ改善の目的のために公開鍵暗号計算(例えばRSA暗号計算)専用のプロセッサが使用されている実用例は既にある。それはIBM、富士通、松下通信、NTTデータ等のセキュリティ専用プロセッサである。これは署名演算や暗号計算だけを引き受ける専用の付加プロセッサである。別に汎用の主プロセッサが存在することが前提である。これらは、もともと専用プロセッサ全体が署名演算・暗号計算だけしか受け付けない機能限定プロセッサであるから、鍵データを他目的に使われる危険も容易に避けられる。

なお、RSAによる暗号計算のアルゴリズムについては、例えば、非特許文献1に示した文献を参考にされたい。

非特許文献1: Cetin Kaya Koc "High-Speed RSA Implementation Version 2.0" RSA Data Security, Inc. 1994(<ftp://ftp.rsasecurity.com/pub/pdfs/tr201.pdf>)

発明の開示

発明が解決しようとする課題

[0003] 本発明の目的は、汎用機能を持ち、なおかつ、セキュリティ機能(すなわち鍵データの安全保管とデジタル署名計算の高速化)も持つプロセッサの提供である。

課題を解決するための手段

[0004] 上述の目的を達成するために、本発明は、鍵データを格納した不揮発性メモリで構成される鍵レジスタと、該鍵レジスタに格納された鍵データを1ビットずつ参照するために、ビット位置を示す鍵カウンタと、デジタル署名に用いるダイジェスト・データを格納するダイジェスト・レジスタと、前記鍵カウンタにより参照された1ビットの鍵データが0のときは前記ダイジェスト・レジスタの内容を1、1のときは前記ダイジェスト・レジスタの内容をそのまま出力するゲートとを備え、前記鍵レジスタには全データを外部から読み取るパスは設けず、一般命令とともに、前記鍵レジスタ、前記鍵カウンタ、及び前記ダイジェスト・レジスタを操作して前記ダイジェスト・データからデジタル署名を求めるための複数の署名専用命令を有することを特徴とするセキュア・プロセッサである。

これにより、汎用機能を持ち、不揮発性メモリの鍵レジスタに格納した鍵データを直接的には読めないため、セキュリティ機能も持つプロセッサを提供することができる。

このプロセッサの走行モードとして、一般モードとセキュリティ・モードを有し、前記セキュリティ・モードを表示するセキュリティ・レジスタを備えるとともに、前記セキュリティ・モードをセットする一般命令及びリセットする署名専用命令を有し、前記一般命令は一般モードのときに有効となり、前記署名専用命令はセキュリティ・モードのときに有効となることもできる。

[0005] 前記セキュリティ・モード設定命令は、前記セキュリティ・レジスタをセットすると同時に、前記鍵カウンタを1023に初期設定し、前記署名専用命令は、署名計算を鍵レジスタの1ビット分実行する命令の実行と同時に鍵カウンタをデクリメントして、順次ビットごとの署名計算が進行し、前記鍵カウンタが0のときのみにセキュリティ・モードをリセットする構成とし、一旦、デジタル署名の演算過程に入ると、終了するまで(鍵カウンタが0となるまで)、演算過程から抜けられず、演算過程の中間結果からプログラムにより鍵データを推定することを不可能としている。

前記ダイジェスト・レジスタに設定されたダイジェスト・データが16ビット毎に少なくとも1つの1を有することを検出する手段を備え、前記セキュリティ設定命令は、16ビット

毎に少なくとも1個は1があることを条件に、前記鍵カウンタを初期設定し、SF0=1となったあとはダイジェスト・レジスタ内のデータは変更できないとして、鍵データを間接的にも読み出すことができないようにしてもよい。

セキュア・プロセッサには、主メモリに接続しており、前記署名専用命令は、前記デジタル署名を求める演算の演算結果を、前記主メモリの特定の領域のみに格納して、デジタル署名演算の最終結果を前の演算結果に上書きする構成として、中間結果を主メモリに残すことを不可能としてもよい。

上述のセキュア・プロセッサを組み込んだICカードでは、署名演算をICカード内で実行でき、鍵データをICカード外部に取り出す必要がなく、署名演算を安全に実行することができる。また、鍵データをICカードからプログラムにより外部に取り出すことは不可能である。

発明の効果

[0006] 本発明のセキュア・プロセッサは、汎用性とセキュリティ機能の二律背反性を新しいアーキテクチャを考案することによって解決している。

上述のセキュア・プロセッサが用いられている個人認証用のICカードの主たる機能は署名演算である。本発明のセキュア・プロセッサを用いることにより、セキュリティ機能で署名演算を行うばかりでなく、キャッシュカード機能、クレジットカード機能、改竄防止機能、通行料金支払い機能、チケット予約機能、等々の応用に対して、異なる汎用の応用プログラムをプロセッサの上で走行することにより、対応することができる。

発明を実施するための最良の形態

[0007] 個人認証において、セキュリティ機能を突き詰めていくと、個人鍵データを署名演算にのみ使えるようにし、他のあらゆる操作を拒否するようにすることに行き着く。これを実現するために、本発明のセキュア・プロセッサは大きく分類して2つの構成を有している。

A: 個人鍵データが署名演算等において使われるときは、上位から順番に1ビットずつ参照される動作のみで、他の動作はない。このことに着目して、個人鍵を主メモリや汎用レジスタではなく、独自の不揮発性専用レジスタに格納する。そして、その専用レジスタには、全データを外部から読み取るパスはなくし、上位から順に1ビットず

つ参照する演算のためのパスのみを作る。

B:セキュア・プロセッサにおいて、従来のプロセッサには存在しなかったセキュリティ・モードと称するモードを導入する。これはプログラム走行の環境を制約する条件でもある。セキュリティ・モードにおいては通常の命令語は命令として解釈されない。署名演算でのみ使用される特殊な命令語のみが命令として機能する。

これらの手法によって、本発明のセキュア・プロセッサは、如何なるプログラムによっても個人鍵データを外部へ漏洩せしめることは不可能となる。

以下に、図面を用いて、上述のA, Bの両機能を備えたセキュア・プロセッサの構成例を詳しく説明する。

[0008] <プロセッサの構成>

図1は、セキュア・プロセッサの実施形態の1例を示すブロック図である。図2は、セキュア・プロセッサ内の鍵レジスタ部分のブロック図である。図3は、実施形態のセキュア・プロセッサの命令フォーマットである。図4は、セキュア・プロセッサのオペコード(OPコード:命令コード)例である。

[0009] <セキュア・プロセッサの内部構成>

図1に示したプロセッサ100は、署名演算のために、比較的長い語長(64ビット)を有し、16倍長語までの計算が1個の命令でできる。また、主メモリ200とのアドレス単位も語単位(64ビット単位)である。主メモリの容量は、64ビット×64K語(512KB=4Mbits)である。これらについては、後で詳しく説明する。

なお、以下に説明するセキュア・プロセッサの語単位として、64ビットを用いた構成としているが、これは、鍵データとの署名演算から、なるべく長い語長を選択したためであり、演算速度等やハードウェア量との関係から、決定すればよい事項である。

[0010] (セキュア・プロセッサ内部構成の1例の説明)

図1のCPU100内には、命令レジスタ(IS:InStruction Register) 143, メモリデータ・レジスタ(MD:Memory Data Register) 144, プログラム・カウンタ(PC:Program Counter) 145, F-オペランド・カウンタ(FC:F-operand Counter) 146, T-オペランド・カウンタ(TC:T-operand Counter) 147が用意されている。これらは、主メモリ200との間にあり、主メモリ200から、命令やデータを読み出したり、書き込んだりするため

のレジスタである。

プログラム・カウンタ(PC) 145の内容により、主メモリ200から命令レジスタ(IS) 143に、図3(a)に示すフォーマット(64ビット)の命令が読み出される。この命令により、図3(a)のMFやMTのフィールドで指定されたアドレスモード(図3(b)参照)に従って、F-オペランド・カウンタ146、T-オペランド・カウンタ147にアドレス等が設定され、主メモリ200からメモリデータ・レジスタ(MD) 144にデータが読み出されたり、メモリデータ・レジスタ144(MD)内のデータが主メモリ200に書き込まれたりする。

[0011] 倍長演算命令では、図3のLフィールドに指定された語長分、F-オペランド・カウンタ146やT-オペランド・カウンタ147は、インクリメント(1ずつ増加)されて、オペランドが主メモリ200から次々に読み出されるか書き込まれることで、16倍長語までの処理が1個の命令でできる。

汎用演算器(ALU:Arithmetic and Logic Unit) 164は、一般的な演算(加算, 減算, 論理演算等)を行う演算器であり、乗算器(MPY:MultiPLY unit) 162は、64ビット×64ビットの掛け算を行う演算器である。

PFレジスタ(Program Status Flag) 148は、命令の実行によりセットされる4ビットのフラグであり、図4-1(a), 図4-2(b)に示されているオペコード表のPSWの項に示されているものがセットされる。オペコード表のPSW(Program Status Word)のN, Z, V, Cは、それぞれ、負(Negative), ゼロ(Zero), オーバーフロー(oVerflow), キャリ(Carry)を示している。

演算用レジスタ(R0〜RF) 110は、一般用の演算命令等で用いられる汎用のレジスタである。この汎用レジスタを用いる演算命令は、図3(a)のMF又はMTに図3(b)のレジスタ直接を指定して、F又はTオペランドのフィールドにレジスタ番号を指定する。バッファ・レジスタ(B0, B1) 141, 142は、演算途中の結果等を格納しておくレジスタである。

上述の命令の動作や各レジスタの機能は、詳しくは、図3に示した命令のフォーマットと図4-1, 図4-2のオペコード表(命令コード表)等を参照されたい。図4-1(a)及び図4-2(b)はオペコード表であり、図4-2(c)は、オペコード表のフィールドごとに使用されている記号の説明であり、図4-2(d)は、オペコード表の動作の項の表記の

説明であり、図4-2(e)は、図4-2(c), (d)の*で示していることの補足説明である。

オペコード表のOP, SOP, MF, MT, L, F, T, Sの各項は、図3(a)(b)の命令フォーマットの説明と図4-2(c)の記号の説明を参照されたい。また、ニモニックは、命令の略号であり、今後、各命令を参照するときは、このニモニックを使用している。各命令の動作は、動作の項に記載されている。属性は、命令の分類で、例えば、SFTはシフト命令、ADDは加算命令、SUBは減算命令、BITはビット処理命令、MOVは移動命令、JMPはジャンプ命令、LINKはサブルーティンコール命令、BRはPSWによるブランチ命令を示している。なお、SVC命令は、スーパーバイザ・コール命令で、図1に示していないITフラグをセットしている。RITはスーパーバイザ・コール命令のリターン命令で、ITフラグをリセットしている。

なお、上述のオペコード表の中に、以下で説明する署名演算用の命令も含まれている。これらの命令については、後で説明する。

- [0012] 以上説明した構成は、通常の汎用マイクロプロセッサの構成と同様のものである。これらは、このセキュア・プロセッサが応用される分野に応じて、変更することができる。例えば、64ビット／語の構成を生かすために、以下の署名演算で用意されているmod演算に有効な命令を、暗号計算用に一般用の命令として用意してもよい。

[0013] <署名演算に関する構成>

以下に説明する構成は、セキュア・プロセッサの署名演算に密着している構成例である。

[0014] (鍵データ漏洩防止)

さて、セキュリティ機能のひとつの目的は、鍵データK漏洩の防止である。図1において、鍵データは、不揮発性メモリ(例えばROM)で構成された鍵レジスタ(K0〜KF: Key register) 130に格納されている。鍵レジスタ130には、各ユーザの例えばRSAの秘密鍵データ(1024ビット)が書き込まれている。この不揮発性メモリへの鍵の書き込みは、例えば外部から専用のライターにより書き込むことで行っても良い。

RSA公開鍵方式でのデジタル署名演算の方式では、鍵Kの値は1ビットずつ上位ビットから参照して、別の乗算へ反映させる必要があり、これが唯一の使用方法である。従って、この目的のために、図2のような、鍵レジスタ130から1ビットずつ選択して

参照する鍵参照回路を設けている。なお、これらの回路を用いたデジタル署名演算のアルゴリズムについては、後で詳しく説明する。

[0015] 図2の鍵参照回路において、鍵ビット参照カウンタ(KC:Key-bit reference Counter)152は1023から0まで、順次デクリメントする。この鍵ビット参照カウンタ152の内容により、ビット指定ゲート154から、鍵レジスタ130に格納されているKデータが順次1ビットずつ指定されて参照される。図2からも分かるように、鍵Kを格納する鍵レジスタ130から他へデータを転送する語データ並列伝送経路を設けていない。図1に示すように、ビット指定ゲート154からの参照出力は、ダイジェスト・レジスタ120の出力選択ゲート156にのみ使用される。このように、図1、図2に示されているハードウェア構造からして、鍵データを生の形で直接外部へ出すことは不可能である。

[0016] 図1のダイジェスト・レジスタ(D0ーD2:Digest register)120は、64ビット×3のレジスタであり、デジタル署名の処理のために、デジタル署名を付加するための本文から抽出されたダイジェスト・データ(160ビットの特徴データ)を格納するためのレジスタである。

デジタル署名の処理を行う前に、本文から160ビット長分のダイジェストを作成し、主メモリ200に格納しておく。ダイジェストは、本文のビット構成如何にかかわらず160ビットまで圧縮攪拌され(たとえばハッシュ関数SHA-1によって)ランダムなビット構成となっている。しかしながら、このダイジェスト・データを故意に2のような単純な値に設定することもできる。すると、2の署名計算結果から鍵Kの値を逆算される危険が発生する。これを防止するためにダイジェスト・レジスタの内容が「 2^n 」($n=1, 2, \dots$)のような単純な値ではないことを検知する必要がある。またダイジェスト・データを小さな素数(2, 3, 5, 7, 11, 13, 17, 19, 23, ...)に設定し、それらの署名計算結果を事前に収集しておく、これらを使用して比較的自由的なダイジェスト・データ値に対応する署名計算結果を合成しようという危険が発生する。これを防止するためにダイジェスト・データ値が160ビットに対応する充分大きな値であることを確認する必要がある。セキュア・プロセッサでは、これらの危険性のある値ではないことを「有効パターン」と呼んで署名計算開始の条件としている。

図4-1のオペコード表で、DMVと表記されている命令により、Fフィールドで指定さ

れている主メモリ200のアドレスに格納されている3語長分のダイジェストをダイジェスト・レジスタ(Dレジスタ)120に格納する。

Dレジスタ120には、ビットパターン検知ゲート(図示せず)が付属している。ビットパターン検知ゲートは、Dレジスタ120の全160ビットを16ビットずつ10ブロックに区分し、すべてのブロックが少なくとも1個の”1”を持つかを検知している。これにより、格納したデータが「有効パターン」であるかを検出している。

上述した鍵参照回路で読み出された1ビットの鍵データは、Dレジスタ120から読み出したダイジェスト・データDに対して、D判定ゲート156により反映している。これについては、後述する署名演算で説明する。

[0017] (セキュリティ・モード)

さて、上述した鍵レジスタ130や鍵参照回路のハードウェア構造からして鍵データKをそのままの形で外部へ出すことは不可能なことは自明である。残る問題は上記の計算の中で間接的に使用される鍵データのビット毎の値を計測され、集められるかどうか、および、ある種の署名計算結果を収集して別の任意のダイジェスト値に対する署名を合成できるかどうか、である。観測対象が複雑な署名処理の最終結果(全1024ビット)ならば、それはデジタル署名データであるから鍵データの推測は実用上不可能であることは知られている。そこで各個別の1ビット毎にモンゴメリー乗算結果からKの値(0または1)を推測されないようにするための他の防護策を次に説明する。合成の防御策はあとで説明する。

[0018] 署名演算を他の普通の計算と区別し、署名演算の途中で使用される命令を署名以外の目的に悪用されないように防護するために、セキュア・プロセッサでは、プログラム走行モードを普通モードとセキュリティ・モードとに区分している。どちらのモードで走行中かをセキュリティフラグ・レジスタ(SFレジスタ: Security Flag register) 149で示している。

図1のSFレジスタ149にはSF3, SF2, SF1, SF0の4ビットがあるが、当面使うのはSF0のみである。

(1) SF0=0: 普通モード

応用プログラム部分、パソコン交信部分、圧縮計算(ダイジェスト・データを得る)

部分

(2) SF0=1:署名モード

署名演算実行中(後で説明する図5のフローチャート部分)

命令セットの中で、一般的命令は、セキュリティ・フラグSF0が0でないと有効に働かない。命令セットの一部に署名演算の途中でのみ使用される命令を用意する。これらの命令はSF0=1でないと有効に働かない。なお、SF0のマッチングがとれないときは無動作NOP命令と同じになる。図4-1(a), 図4-2(b)のオペコード表で、「動作」の欄に[SF=1]と表示がある命令がこの命令に該当し、SIE, KCJ, ADO, SCMP, SSB, MLS, MDK, MLD, MLL, MLH, MLPの各命令である。なお、MLS, MDK, MLD, MLL, MLH, MLPの命令は、演算結果を格納するための先頭アドレスを指定するSフィールドを有しており、他の命令とフォーマットが異なっている。

[0019] SF0=1を設定する命令(図4-1(a):SIG)は、必ず同時に、KC=03FF(=1023d), 0000~000F番地の1024ビットデータ=0000...0001に設定する。SIG命令は、ダイジェスト・レジスタ120の内容が有効パターンでないと有効に働かない。これは、ダイジェスト・レジスタ120に"2"と設定されて、 $2^K \bmod N$ から鍵Kを逆算されることを防ぐ。

[0020] 署名演算の途中で使用する計算結果の格納箇所は、以下の主メモリの上位64番地の固定番地を使用している。

- (1) 0000~000F 16番地(1024ビットデータ)
- (2) 0010~001F 16番地(1024ビットデータ)
- (3) 0020~002F 16番地(1024ビットデータ)
- (4) 0030~003F 16番地(1024ビットデータ)

計算結果が1024ビットの場合は(1)0000~000F番地の16番地へ格納される。計算結果が2048ビットの場合は(1)(2)0000~001Fの32番地へ格納される。計算結果を一旦退避させたいときは、(3)(4)0020~003Fへ退避させることのみできる。なお、SF0=1が解除されてSF0=0になったあとでは、普通のMOV命令(図4-1(a)参照)等で上述の上位固定番地の内容を他番地へ移せる。

[0021] そして、署名演算が終了するまで、即ち、鍵カウンタKCがゼロとなるまで、SF0をリ

セットする命令 (SIE) を動作させることができない (図4-1 (a) 参照)。これについては後で詳しく説明する。

この結果、ビット毎の計算結果は固定の番地のみへどんどん集積し、ビットごとの途中結果は外部へ取り出すことはできず、最後の全ビット積算結果のみ外部へ取り出せる。

[0022] (署名演算)

RSA公開鍵システムにおけるデジタル署名は、 $D^K \bmod N$ (D:ダイジェスト・データ, K:鍵, N:特定の整数)を計算することである。

$D^K \bmod N$ を一個の巨大な特殊命令で扱うことは、セキュリティ上は望ましいものの、ハードウェア資源上得策でないので、通常の命令と同程度の大きさの特殊命令を複数個用意して実行する。すると、それらの特殊命令の使い方を変えて、鍵Kを外部へ漏洩する悪意のプログラムを構成できる可能性も発生する。これを防護するのが上述したセキュリティ機能である。このセキュリティ機能を利用する、 $D^K \bmod N$ の計算をおこなう手順を、図5のフローチャートを用いて説明する。図5のフローチャートは、バイナリ法 (Binary Method) のアルゴリズムで処理する場合であり、詳しくは、例えば上記の非特許文献1 (2.3 The Binary Method (p.10～p.11))を参照されたい。なお、手順中のAはメモリ0000～000F番地の内容である。

[0023] 図5のフローチャートにおいて、初期設定 (S312) に必要な、 $1 \rightarrow SF0$, $1 \rightarrow A$, $10 \rightarrow 23 \rightarrow KC$ の3つの初期動作を1個の命令 (SIG命令)で行っている。そして、署名演算のサブルーティンに入る。

ただし、SFをセットするためには、ダイジェスト・レジスタ120の内容が有効パターンであることが条件となる。有効パターンとは、160ビットあるダイジェスト・レジスタ内のデータが十分に攪拌され、圧縮されたデータであることを言う。具体的な1例としては、16ビット×10の16ビット毎に少なくとも1個は1があることをハードウェア的に検知する。 $SF0=1$ となったあとは署名演算に使用される命令しか機能しないので、ダイジェスト・レジスタ120内のデータ変更はできない。

先に述べた任意のダイジェスト値にたいする署名計算値を、別に収集した複数個の簡単なダイジェスト値にたいする署名計算値から合成する攻撃 (Desmedt-Odlyzko

の攻撃として知られている)に対する対策を述べる。

さて、何らかの方法で2, 3, 5, 7, 11, 13, …などの小さな素数にたいする署名計算値が収集されると、別の任意のダイジェスト値Mにたいする署名計算値 $M^K \bmod N$ は、直接署名せずとも別に合成される危険がある。すなわち、Mを素因数分解してMを小さな素数A, B, C, …の積 $M = A^P B^Q C^R \dots$ として表現し、A, B, C, …の署名値U, V, W, …が事前に収集されておれば、

$$M^K \bmod N = (A^P B^Q C^R \dots)^K \bmod N = U^P V^Q W^R \dots \bmod N$$

としてKを直接知らずとも合成可能である。

しかし、この方法は、2, 3, 5, 7, 11, 13, …などの素数がダイジェスト値の有効パターンチェックにより阻止されるため、署名計算結果は事前に収集されること自体が防護される。

次に、ブラインド署名技術として知られる方法により、小さな素数に乱数Rを乗じて大きな数へ変換して有効パターンチェックを逃れ、署名値を得たあとでRで割って目的の署名値を得る可能性が考えられる。この場合はブラインド署名技術を使うために160ビットではなく1024ビットまで大きくなってしまうため、有効パタンの検査を回避できるものの、160ビットに収まらないためそもそもDレジスタに入りきらず、署名計算を開始できない。

[0024] さて、初期化のあと、 $A^2 \bmod N$ を計算する(S314)。最初は、 $A=1$ である。

つぎに、 $A \times \underline{D} \bmod N$ を計算する(S316)。Dは、以下のようにKc(鍵K中の、鍵カウンタ(KC)152で指示された位置のビット)の値によって2通りの値をとる。

[数1]

```

if    Kc = 1      then    D = D
if    Kc = 0      then    D = 1

```

Dは、ダイジェスト・レジスタD120から読み出されたダイジェスト・データDと、鍵レジスタ130から鍵カウンタ(KC)152により読み出されたKcとから、ハードウェア・ゲート156で作られる。図4-2(b)のオペコード表では、MDK命令であり、鍵カウンタのデクリメントと上述のDを得ることを同時に行う命令である。

問題の鍵Kは、直接には表面に現れないが、間接的に $A \times \underline{D}^K \bmod N \rightarrow A$ のDに影

響を与える。外部に絶対に漏洩させてはならないKが、間接的に関与する部分は $A \times \underline{D}^K \bmod N$ の計算部分である。

- [0025] これを鍵Kの長さ分、即ち、鍵カウンタKC152が零となるまで(S318でYES)、鍵カウンタKC152をデクリメントして(S320)、2つのmod計算(S314. S316)を行う。鍵カウンタKC152が零となると、SF0を零にリセットして、この署名演算のサブルーティンから抜けることができる(SIE命令)。

特定の領域に格納される計算途中の演算結果は、次々に上書きされ、署名演算が終了すると、最終結果として署名されたデータが格納されている。

- [0026] 上述のmod計算(S314. S316)の部分は、乗算命令を中心とする複数ステップがループする構造になっている。modNの演算は、通常ならば割り算となるが、モンゴメリー乗算と呼ばれる計算手順を使って多数の乗算と1回の減算で実行する。モンゴメリー乗算のアルゴリズムについては、非特許文献1(3.8 Montgomery's Method p.46〜p.47)を参照されたい。

- [0027] (モンゴメリー乗算の手順)

$A \underline{D}^K \bmod N$ をモンゴメリー乗算で求めると、次のような式となる(式中の減算Nは引けないときはそのまま)。

[数2]

$$\left[\frac{A \cdot \underline{D}^K \cdot R + \left(\frac{A \cdot \underline{D}^K \cdot R}{N} \right) \cdot N}{R} \right] - N$$

上記の式に現れるR, R^* , N^* は、いずれもNが与えられた最初の設定時に同時に導出できる定数である。実用上のRSA公開鍵システムでは、公開パラメータNは1024ビット長に固定されているので、R, R^* , N^* は下記となる。

$$\bullet R = 2^{1024} = 100000 \dots 000$$

(Rのデータビット長は1025ビットになる。)

$$\bullet R^* = R^2 \bmod N = 2^{2048} \bmod N$$

(modNをとるから、 R^* のデータビット長は1024ビット以下である。)

$$\bullet N N^* = \gamma R - 1 \text{ を満足するように } N^* \text{ を計算する。 } \gamma \text{ は任意の整数である。}$$

(N^* のデータビット長は1024かまたはそれ以下となる。)

式の形の上ではRによる除算が3箇所、 $\text{mod}R$ が3箇所存在するが、Rの値が特殊な形の 2^{1024} なのでビット操作で済ませられる。

[0028] 上述の式を求めるための手順は、網掛け部分が同じであるので、以下の通りである。

(01) AR^* を求める。

乗算、結果は Max. 2048ビットである。

(02) AR^*N^* を求めると、2048ビットでもオーバーフローするので、 $AR^* \text{mod} R$ を先に求める(下位Lビットの抽出)。上半分の1024ビットを捨てる。

(03) (02) $\times N^*$ を求める。乗算結果は最大2048ビットである。

(04) (03) $\text{mod} R$ を求める(下位Lビットの抽出)。上半分の1024ビットを捨てる。

(05) (04) $\times N$ を求める。乗算結果は最大2048ビットである。

(06) (01) + (05) を求める。加算結果は最大2049ビットである。

(07) (06) $\div R$ を求める(下位Lビットの0の除去)。下半分の1024ビットを捨てる。

(08) (07) $- N$ を求める。これをXとする。減算は、正負判定して選択して行う。

(09) (08) $\times D$ を求める(ここでKcが影響する)。乗算の結果は、 $1024 + 160 = 1184$ ビットである。

(10) (09) N^* を求めると2048ビットでもオーバーフローするので、(09) $\text{mod} R$ を先に求める(下位Lビットの抽出)。下半分の1024ビットを取り出す。

(11) (10) $\times N^*$ を求める。乗算結果は最大2048ビットである。

(12) (11) $\text{mod} R$ を求める(下位Lビットの抽出)。下半分の1024ビットを取り出す。

(13) (12) $\times N$ を求める。乗算結果は最大2048ビットである。

(14) (09) + (13)を求める。加算結果は最大2049ビットである。

(15) (14) $\div R$ を求める(下位Lビットの除去)。下半分の1024ビットを捨てる。

(16) (15) $- N$ を求める。減算は、正負判定して選択する。

なお、上述の(08)および(16)「正負判定して選択する」としているのは、減算結果が正ならばそのままの値を答えとし、減算結果が負ならば、その値を捨てて、減算する前の値を答えとすることを意味する。

[0029] 上述の式を、図4-1(a)、図4-2(b)に示したオペコード表の命令で行う場合を、図6(a)に示す。図6(a)に表された記号の意味は図6(b)に示されている。

図6(a)で示されているように、上述の手順は、全て、図4-1および図4-2に示されている、セキュリティ・モードであるときに動作する命令で、計算することができる。

[0030] <ICカードへの応用>

セキュア・プロセッサをICカードに応用した場合について、図7を用いて説明する。

さて、デジタル署名は、上述したように、対象メッセージから作成したダイジェスト・データに対して、個人鍵で暗号化することで生成される。図7(a)は現在用いられている認証ICカード310を示している。現在用いられている認証用ICカード310は、ICカード310に個人の鍵データが書き込まれている。メッセージ送り主は、パソコン320に付属するカードリーダー(図示せず)へ乗せ、パソコン320の表示画面上の署名動作を示すボタン等をクリックして起動する。すると、認証用ICカード310から個人の鍵データが読み出され、パソコン320内でデジタル署名が生成され、メッセージ本体とペアになってインターネット330経由で相手先へ送られる。署名演算がすむとICカードをリーダーから取り除くことで署名動作全体が終了する。

この動作において、署名演算をどこで実施するかでセキュリティレベルが違ってくる。図7(a)に示す現在の方法では、個人鍵データがパソコンの中に移るわずかな時間の間にも、盗聴されたりコピーされたりする危険が有りうる。

図7(b)に示すセキュア・プロセッサを組み込んだICカード315の場合は、署名演算能力を有するので、ICカード315に対象メッセージを取り込み、ICカード315内で署名演算を実施する。ICカード315に取り込むデータは、ダイジェスト・データでもよい。ICカード315からパソコン320へ送られて出てくるのは、デジタル署名結果であり、鍵データではない。ICカード内で、署名演算を行っているために、鍵データを外部に読み出す必要はなく、上記の危険性はない。署名結果から鍵を逆算することは天文学的時間を要する。

しかも、セキュア・プロセッサICカード315の場合は如何なるプログラム手段を講じても(ウイルス、クラッカーすべてを含め)鍵データそのものをICカードから外部へ取り出すこと、コピーすること、計測すること、その他観察行為すべてが難しく、不可能で

ある。

図面の簡単な説明

[0031] [図1]セキュア・プロセッサの構成例を示すブロック図である。

[図2]鍵データを読み出す部分のブロック図である。

[図3]セキュア・プロセッサの命令のフォーマット例を示す図である。

[図4-1]セキュア・プロセッサのオペコード表の一部分である。

[図4-2]セキュア・プロセッサのオペコード表の続きと、オペコードのフィールド記号や動作の表記の説明の表等である。

[図5]署名演算を示すフローチャートである。

[図6]モンテグメリー演算をセキュア・プロセッサの命令で行う場合を示す図である。

[図7]セキュア・プロセッサをICカードに適用した構成例を説明する図である。

請求の範囲

- [1] 鍵データを格納した不揮発性メモリで構成される鍵レジスタと、
該鍵レジスタに格納された鍵データを1ビットずつ参照するために、ビット位置を示す鍵カウンタと、
デジタル署名に用いるダイジェスト・データを格納するダイジェスト・レジスタと、
前記鍵カウンタにより参照された1ビットの鍵データが0のときは前記ダイジェスト・レジスタの内容を1、1のときは前記ダイジェスト・レジスタの内容をそのまま出力するゲートとを備え、
前記鍵レジスタには全データを外部から読み取るパスは設けず、
一般命令とともに、前記鍵レジスタ、前記鍵カウンタ、及び前記ダイジェスト・レジスタを操作して前記ダイジェスト・データからデジタル署名を求めるための複数の署名専用命令を有する
ことを特徴とするセキュア・プロセッサ。
- [2] 請求項1に記載のセキュア・プロセッサにおいて、
プロセッサの走行モードとして、一般モードとセキュリティ・モードを有し、
前記セキュリティ・モードを表示するセキュリティ・レジスタを備えるとともに、前記セキュリティ・モードをセットする一般命令及びリセットする署名専用命令を有し、
前記一般命令は一般モードのときに有効となり、前記署名専用命令はセキュリティ・モードのときに有効となることを特徴とするセキュア・プロセッサ。
- [3] 請求項2に記載のセキュア・プロセッサにおいて、
前記セキュリティ・モード設定命令は、前記セキュリティ・レジスタをセットすると同時に、前記鍵カウンタを1023に初期設定し、
前記署名専用命令は、署名計算を鍵レジスタの1ビット分実行する命令の実行と同時に鍵カウンタをデクリメントして、順次ビットごとの署名計算が進行し、前記鍵カウンタが0のときのみセキュリティ・モードをリセットすることを特徴とするセキュア・プロセッサ。
- [4] 請求項3に記載のセキュア・プロセッサにおいて、
前記ダイジェスト・レジスタに設定されたダイジェスト・データが16ビット毎に少なくとも

も1つの1を有することを検出する手段を備え、

前記セキュリティ設定命令は、16ビット毎に少なくとも1個は1があることを条件に、前記鍵カウンタを初期設定し、セキュリティ・レジスタがセットされたあとはダイジェスト・レジスタ内のデータは変更できないとすることを特徴とするセキュア・プロセッサ。


[5] 請求項3又は4に記載のセキュア・プロセッサにおいて、

セキュア・プロセッサには、主メモリに接続しており、


前記署名専用命令は、前記デジタル署名を求める演算の演算結果を、前記主メモリの特定の領域のみに格納して、デジタル署名演算の最終結果を前の演算結果に上書きすることを特徴とするセキュア・プロセッサ。

[6] 請求項1〜5のいずれかに記載のセキュア・プロセッサを組み込んだICカード。

[図1]



[図2]



[図3]

(a)

名称	ビット長	内容
OP	4	Operation Code
SOP	4	Sub-Operation Code
MF	4	Mode F Operand
MT	4	Mode T Operand
L	16	Length
F	16	From Operand (F Operand)
T	16	To Operand (T Operand)
S	16	Sink Operand (S Operand)
		S オペランド(多倍長乗算命令のみ)

(b)

オペランド指定モード	2進コード	モード内容
D	0000	FまたはTオペランドの値を演算用レジスタ番号と解釈し、そのレジスタ内容を参照する。(直接レジスタ指定)
I	0001	FまたはTオペランドの値を演算用レジスタ番号と解釈し、そのレジスタ内容をアドレスとして、メモリを参照する。(間接レジスタ指定)
A	0010	FまたはTオペランドの値をアドレスと解釈し、そのアドレスでメモリを参照する。(直接アドレス指定)
IP	0011	間接レジスタ指定をした後、参照したレジスタ値を+1する
MI	0100	指定されたレジスタ値を-1し、その値をアドレスとしてメモリを参照する
IV16	0101	Fオペランドに指定された16bit値を直接演算に使用する
IV64	0110	次命令に指定された64bit値を直接演算に使用する
LI	1000	間接レジスタ指定の倍長演算モードFまたはTオペランドで指定されたレジスタ内容を倍長データの先頭アドレスとして、Lフィールドに指定された倍長のデータを演算する。
LA	1001	直接アドレス指定の倍長演算モードFまたはTオペランドに指定されたアドレスを倍長データの先頭アドレスとして、Lフィールドに指定された倍長のデータを演算する。

[図4-1]

(a)

OP (4bit)	SOP (4bit)	MF (4bit)	MT (4bit)	L (16bit)	F (16bit)	T (16bit)	ニモニック	動作	PSW (N Z V C)	属性
0000		D	D				HLT	HLT		
0001	0000	D	-ttt			T	CLR	0 → T	0100	
0001	0001						CLRS		0100	
0010	0000	D	-ttt			T	ASL	T × 2 → T	**0*	SFTs
0010	0001	D	-ttt			T	ASR	T ÷ 2 → T	**0*	
0010	0010	D	tttt	L		T	LSL	T左論理シフト → T	**0*	
0010	0011	D	tttt	L		T	LSR	T右論理シフト → T	**0*	
0010	0100	D	tttt	L		T	LSLC	T左論理シフト(キャリーを含む) → T	**0*	
0010	0101	D	tttt	L		T	LSRC	T右論理シフト(キャリーを含む) → T	**0*	
0010	0110	D	-ttt			T	RSL	T左ローテート → T	**0*	
0010	0111	D	-ttt			T	RSR	T右ローテート → T	**0*	
0011	0000	fff	tttt	L	F	T	ADD	T + F → T	****	ADDs
0011	0001	fff	tttt	L	F	T	ADC	T + F + Cflag → T	****	
0011	0010	fff	tttt	L	F	T	INC	T + 1 → T	****	
0011	0011	D	-ttt			T	NEG	-T + 1 → T	****	
0100	0000	fff	tttt	L	F	T	SUB	T - F → T	****	SUBs
0100	0001	fff	tttt	L	F	T	SBB	T - F - Cflag → T	****	
0100	0010	fff	tttt	L	F	T	DEC	T - 1 → T	****	
0100	0011	fff	tttt	L	F	T	CMP	T - F → T	****	
0101	0000	fff	tttt	L	F	T	AND	T ∧ F → T	**0-	BITs
0101	0001	fff	tttt	L	F	T	OR	T ∨ F → T	**0-	
0101	0010	fff	tttt	L	F	T	XOR	T ⊕ F → T	**0-	
0101	0011	fff	tttt	L	F	T	NOT	¬T → T	**0-	
0101	0100	-fff	-ttt		F	T	BIT	T ∧ F → T	**0-	
0110	0000	fff	tttt	L	F	T	MOV	F → T	**0-	MOVs
0110	0001	-fff	IP		F	SP	PUSH	F → (SP)+		
0110	0010	MI	-ttt		SP	T	POP	-(SP) → T		
0110	0011	-fff	D		F	?	IN	F → ?		
0110	0100	D	-ttt		F	?	OUT	? → T		
0111	0000	-fff	D		F	PC	JMP	F → PC		JMPs
0111	0001	-fff	D		F	PC	RJP	PC + F → PC		
0111	0010	MI	D		SP	PC	RET	-(SP) → PC		
0111	0011	MI	D		SP	PC	RIT	-(SP) → PC, ITF reset		
1000	0000	-fff	D		F	PC	JSR	PC → (SP)+, F → PC		LINKs
1000	0001	-fff	D		F	PC	RJS	PC → (SP)+, PC + F → PC		
1000	0010	-fff	D		F	PC	SVC	PC → (SP)+, F → PC, ITF set		
1001	0000	-fff	D		F	PC	BRN	[N=1] F → PC		BRs
1001	0001	-fff	D		F	PC	BRZ	[Z=1] F → PC		
1001	0010	-fff	D		F	PC	BRV	[V=1] F → PC		
1001	0011	-fff	D		F	PC	BRC	[C=1] F → PC		
1010	0000	-fff			F	PC	LOOP	(PC)-1 → (PC) [Z≠1] F → PC	-*-	
1010	0001	fff	D	0011	F		DMV	F(ダイジェスト) → (D0,D1,D2)		
1010	0010	-fff	tttt		F	T	XCHG	F → T, T → F		
1011	0000	-fff	-ttt		F	T	MUL	F × T → RF, RE	****	
1100	0000	D	D			PC	SIG	PC → (SP)+, 固定番地 → PC SF set, KC初期化		LINKs
1100	0001	MI	D		SP	PC	SIE	[SF=1, KC=0] -(SP) → PC, SF reset		JMPs
1100	0010	-fff	D		F		KCJ	[SF=1 · KCE≠0] F → PC		
1100	0011	LA	LA	L	F	T	ADO	[SF=1] F + T + 1 → T		
1100	0100	LA	LA			T	SCMP	[SF=1] compare N with T		ROMs
1100	0101	LA	LA			T	SSB	[SF=1] T - N → T		ROMs

[図4-2]

(b)

OP (4bit)	SOP (4bit)	L (8bit)	F (16bit)	T (16bit)	S (16bit)	二モニック	動作	PSW
1101	0000	L	F	T	S	MLS	[SF=1] F × T → S	
1101	0001	L		T	S	MDK	[SF=1] T × D ^{kc} → S, KC-1 → KC	
1101	0010	L		T	S	MLD	[SF=1] T × D → S	
1101	0011	L		T	S	MLL	[SF=1] N' (rom) × T の下位 → S	MULs
1101	0100	L		T	S	MLH	[SF=1] N (rom) × T の上位 → S	
1101	0101	L		T	S	MLP	[SF=1] 定数 R ² mod N (rom) × T → S	

(c)

フィールド記号の説明

フィールド	記号	説明
MF, MT *1, *2	D	Dモード固定, Dモードに対応する2進コードが入ります
	IP	IPモード固定, IPモードに対応する2進コードが入ります
	MI	MIモード固定, MIモードに対応する2進コードが入ります
	LA	LAモード固定, LAモードに対応する2進コードが入ります
	LI	LIモード固定, LIモードに対応する2進コードが入ります
	f	任意のビットを指定.
L	t	任意のビットを指定.
	-	指定無し, 仮に指定されても無視.
	L	任意の倍長データの長さを指定
	0011	3倍長データ(64×3)を固定で指定
F, T	F	レジスタ番号またはアドレス, データの指定. モードによって意味が異なります.*2
	T	レジスタ番号またはアドレス, データの指定. モードによって意味が異なります.*2
	PC *3	プログラムカウンタ(PC)レジスタを指定
	SP	スタックポインタ(SP)レジスタを指定
S	?	未設計. 指定先を未決定.
	S	主メモリの上位の特定アドレスを指定
	*	Don't care(1または0が入ります)
PSW	-	使用されません
	0	固定で0
	1	固定で1

(d)


動作の表記について

記号	意味
V	AND 演算
Λ	OR 演算
∇	XOR 演算
┐	NOT 演算
(~)	~の値を間接参照 *4
(~)+	~の値を間接参照し, ~に+1
-(~)	~を-1し, その値を間接参照
[~]	~を条件とする.

(e)

補足
*1: FまたはTオペランドを任意に指定出来ないにもかかわらず, モード指定がされている場合があります. これは制御上, レジスタやアドレスの指定が無くともその指定されたモードと同じ動作が必要であるためです. 例: HLT, ASL 等
*2: モード指定の説明につきましては, 次ページの"モード説明"をご覧ください.
*3: スタックポインタ(SP)はSEP-4ブロック図には記されていませんが存在しています.
*4: 間接参照はレジスタ内容をアドレスとしてメモリにアクセスし, そのアドレスに格納されている値を参照することです.
*5: "SF=1"の条件が付く命令においてフィールドF, T, Sオペランドは署名計算で使用される特定のアドレスのみしか使用されません.

[図5]



[図6]

手順	命令	動作	補足説明
(01)	AR*		
(02)	AR* mod R	$R * A \rightarrow Z$	Zの上位1024bitをZH, 下位1024bitをZLとする. 特別, 計算の必要は無い.
(03)	$(02) \times N^*$	"N* × ZL"の下位1024bit → U	MLLで一度に(03)と(04)を処理する.
(04)	$(03) \bmod R$	"N × U"の上位1024bit → AC	(06)で実際に必要なのは"(04) × N"の上位で下位は無視できる.
(05)	$(04) \times N$		ADOで(06)と(07)の処理を一括できる. なぜなら"ZH+AC+1"は必ずRの倍数となるからである.
(06)	$(01) + (05)$	$ZH + AC + 1 \rightarrow AC$	比較結果は次の命令に反映される.
(07)	$(06) / R$	ACとNを比較	比較結果から, Nを引くか判断される. その結果, ACは"AR* mod N"となる.
(08)	$(07) - N$	$[AC > N] \text{ AC} - N \rightarrow AC$	Zの上位1024bitをZH, 下位1024bitをZLとする. 特別, 計算の必要は無い.
(09)	$(08) \times D$	$AC \times D^k \rightarrow Z$	MLLで一度に(11)と(12)を処理する.
(10)	$(09) \bmod R$		(14)で実際に必要なのは"(04) × N"の上位で下位は無視できる.
(11)	$(10) \times N^*$	"N × U"の上位1024bit → AC	ADOで(14)と(15)の処理を一括できる. なぜなら"ZH+AC+1"は必ずRの倍数となるからである.
(12)	$(11) \bmod R$	$ZH + AC + 1 \rightarrow AC$	比較結果は次の命令に反映される.
(13)	$(12) \times N$	ACとNを比較	比較結果から, Nを引くか判断される. その結果, ACは"AD mod N"となる.
(14)	$(09) + (13)$		
(15)	$(06) / R$		
(16)	$(14) - N$	$[AC > N] \text{ AC} - N \rightarrow AC$	

(a)

記号	記号の意味
R*	定数: $R^2 \bmod N$
R	定数: R
N	定数: N
N*	定数: $NN^* \bmod R = R - 1$ を満たす値
A	任意の値
D	ダイジェスト
Z	一時的な変数. 2048bit
ZH	Zの上位1024bit
ZL	Zの下位1024bit
U	一時的な変数. 1024bit
AC	累積される中間結果. 1024bit

(b)

[図7]

